EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER
PUBLICATION DATE

: 08083819 : 26-03-96

APPLICATION DATE
APPLICATION NUMBER

: 13-09-94 : 06218849

APPLICANT : EASTERN:KK:

INVENTOR: KATO YOJI;

INT.CL. : H011 21/60 B65

.

: H01L 21/60 B65D 85/86 H05K 13/02

TITLE

: PACKAGE FOR TAPE CARRIER

SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND MANUFACTURE OF

SEMICONDUCTOR DEVICE

ABSTRACT :

PURPOSE: To provide a package for tape carrier semiconductor device which achieves with good yield device manufacturing process without any mixture of non-conforming

articles.

CONSTITUTION: A chip-mounting part 32 and a wiring pattern 34 are formed on a rigid panel made of resin. Only conforming unit wiring boards 30 of the unit wiring boards 30 which are cut into individual pieces are aligned in a row with a specific pitch, both edge parts are connected by a heat-resistance tape 37 via an adhesive, and a positioning hole 40 is opened to the tape 57 at a specific pitch.

COPYRIGHT: (C)1996,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開平8-83819


(43)公開日 平成8年(1996)3月26日

(51) Int.CL.	識別配号 庁内型	理番号 PI Hattanan
HO1L 21/60	311 R 7726-	
B65D 85/86		
H 0 5 K 13/02	В	
	0330 —	BE B65D 85/38 N
		審査請求 有 請求項の数7 OL (全 8 頁)
(21)出版番号	特順平6-218849	(71)出癩人 592214450
(22) 出願日	平成6年(1994)9月13日	株式会社イースタン 長野県孝野市線頭 1 丁目 8 番37 号 等数書 久修 長野県孝野市家原 1 - 8 - 37 株式会社イ
		ースタン内 (72)発明者 楽澤 達見 長野県茅野市豊平5335 株式会社イースタ
		ン内 (72)発明者 藤森 直和 長野県茅野市豊平5335 株式会社イースタ
		ン内 (74)代理人 弁理士 総貫 隆夫 (外1名) 最終頁に続く

(54) [発明の名称] テープキャリア半導体装置用パッケージ、その製造方法および半導体装置の製造方法

(57) [要約] 【目的】 不良品の混入がなく、以後の半導体装置製造

工程を歩留りよく行えるテープキャリア半導体装置用パッケーンを提供する。 (構成) 樹脂類のジッドパネル10にテップ汚蔵部 32および配線パターン34が形成され、個片に切断さ れた単位配線板30の臭品のみの単位配線板30が、所 定のビッチをつて一列に、後落第38かして耐熱性 のテープ37で両相線常を進始され、かつ数テープ37 に所定のビッチで位置決めれ40が同口されていること を特徴としている



【特許請求の範囲】

【請求項 1】 「据謝額のリジッドパネルにチップ構義語 および配線パターンが形成され、個片に切断された単位 配線板の良品のの単位配線板が、所定のピッチをもっ て一列に、接着剤を介して耐熱性のテープで両割録部を 連結されていることを特徴とするテープキャリア半導体 接面用パットジ。

1

「酸速原21 所要の切断代だりの関係がおけられて、 チップ常線電および所要の配線パケーンを有する単位配 線板が他なレイアウトをもって多数関作り込まれた機断 裏のリシッドパネルから、各単位配線板が個外に切断さ 、被国件に対略された単位影板のうちの良品のみの 単位配線板が、所定のビッチをもって一列に、接着新を 介して耐熱性のテープで両線機能を連結されていること を特徴とするチープキャリア半導体機関用パッケージ。 「競売テープキャリア半導体機関用パッケージ。 「競売テープキャリア等体機関用パッケージ。」 「競売テープキャリア等体機関用パッケージ。

載のテープキャリア半導体装置用パッケージ。

ッソーン。 【請求項5】 潜脂製のリジッドパネルに所要の切断代 だけの間隔をあけてチップ搭載部および所要の配線パタ ーンを有する単位配線板を密なレイアウトをもって多数 個作り込む工程と、

該リジッドパネルから、各単位配線板を個片に切断する 工程と、

個片に切断された単位配線板の検査をし、良品のみの単 位配線板を選抜する工程と、

選抜された良品の単位配線板を所定のピッチをもって一 別に両銅線部を接寄剤を介して面熱性を有するテープで 連載する工程とを含むことを特象とするテープキャリア 半減体接管用パッケージの製造方法。

【謝泉県6】 樹瀬県のリジッドパネルビデッブ帯殻部 および新線パターンが形成され、個片に切断された単位 記録板の真品のみの単位配線板が、所述のピッチをやっ で一列に、接着剤を介して耐熱性のテープで両側縁部を 連絡され、かが第テープに所定のジッチで配数を外がが 関口されたテープキャリア半導体装置用パッケージを用 い、次の工程により半導体接置を形成することを特徴と する半等体装置の総合が無。

(A) テープキャリア半導体整備用ハッケージを創記位 置決め孔を用いて送り込む工程。(B) 送りこまれたテ ープキャリア半導体装置用ハッケージの各単位振敏板 テップ搭輸部にテップを順定する工程。(C) テップ搭 輸部に販定されたデップを開から一ンとを電気的に接 練する工程。(D) チップを制能力はする工程。 【請求項 7. 類指数のリジッドパネルにテップ搭載 部、配線パケーンやよび外部接続用のはんだホールが接 競される場子が形成され、割片に切断された単位配接板 の臭品のか、単位影板が、所定のピッチをもって一列 に、接着剤を介して耐熱性のテープで四個操能を達結さ に、かつ該テープに所定のピッチで産業を利売が傾口さ れたテープキャリア半導体装置用パッケージを用い、次 の工程により半等体装置を剥することを特徴とする半 導体装置の製造力法。

(A) デーグキャリア半海体監視用バッケージを前部位 酸冷め孔を用いて送り込む工程。(B) 送りこまれたテ ーブキャリア半海体監復用バッケージの各単位価級板 チップ格無常にデップを開始する工程。(C) チップ株 業部に固定されたチップと配線パターンとを電気的に接 様する工器。(D) チップを単数計する工程。(F) 機器対 止され、かつはんだボールを接続する工程。(F) 機器対 止され、かつはんだボールが接続された半海体装置を調 なに角質されて

[発明の詳細な説明]

[0001]

【産業上の利用分野】本発明はテープキャリア半導体整 使用パッケージ、特にボールグリッドアレイタイプに用 いて好適なテープキャリア半導体装置用パッケージ、そ の製造方法および半等体装置の製造方法に関する。

[0002]

30

【登来の技術】リジッドブリント配線低からなる半導体 機能用パッケーツは、回り1に示されるように、横振燈 のリジッドパネル10に、サップ経動能12、所要の配 線パターン14を有する単位距線収16(単位半単株線 原用パッケージ)を所定のレイアウトで形成し、これを ユウザーのニーズに合わせ、例えば四水のように、単位 足線収16が3個返なった短冊状のストリップフレーム 18に切解じてユウザーに供着される。ユウザーロ は、入手したストリップフレーム18をあらかじめ形成 してある位置決め120を基準にも処理設置に位置決め しても単位配線収16を開から、サップイグ イボンディング、ワイヤボンディング、チップの機能 対止等を行い、切的が線して観々の半導体装置を製造す るようとしていめる。

[0003]

【発明が解決しようとする課題】ところで、従来のよう にストリップフレーム19状に汚成するときは、複数の 率位監督は16(単位半線検費用パック・ツン 発質げ ると共に、上記の位置決め孔20が形成されるフレーム 部22が単位配線短16の間形に一定の電で必要とな り、また解検する単位配線短16との間形にも、ダイ付け 接援、ワイヤボンディング基度、樹脂的止波量等の各処 登装版における窓も固に合わせて、最終的に個々の半導 体を置に切断方種する切断代と含むて下定の関係のが必 毎である。さらには、解検するストリップフレーム18

3 との間にも少なくともフレームに切断する際の切断代』 を確保しておく必要がある。

[0004] このため、従来においては、上配の、いわ ば最終製品となった緊無駄となるフレーム部22、関係 mの部分、切断代n等の面積が大きくなり、取数を多く するレイアウトにも限界があり、1リジッドパネル当た りの製品の取数が少なくなるという課題があった。単位 配線板16の大きさにもよるが、例えば、図11に示す 330 ×330 mm角のリジッドパネル1枚当たりから、3 個の単位配線板16が配置された96×40mm角のストリ 10 ップフレーム18を得る場合には、21枚のストリップ フレーム18、したがって63個の単位配線板16しか 得られなかった。

【0005】さらに、製造技術上、不良品が混入してく るのは避けられないものであるが、例えば3個の単位配 線板 16のストリップフレーム 18の場合で単位配線板 16のうち1個でも不良品が有る場合には、そのストリ ップフレーム18全体が不良品扱いされ、他の2個の良 品の単位配線板16も不良品扱いされることとなり、歩 個の単位配線板16のうち1個のみの不良品の混入が許 される場合であっても、今度はユウーザー側で不良品の 排出が厄介となる問題点がある。

[0006] また、単位配線板16にチップを搭載し、 **該チップを樹脂封止する場合に封止樹脂はチップが搭載** された側のみの、いわゆる片面封止とする場合が多い が、この片面射止の場合には、封止樹脂の熱収縮により 半導体装置に反りが生じるという課題がある。特にスト リップフレーム18の中央側の半導体装置に反りが大き くなるが、反りが生じた場合、ポンディングワイヤの刺 30 がれ、切れが生じたりする不具合があったり、特にボー ルグリッドアレイタイプの半導体装置の場合には、はん だポールが一平面上にないことから、実装不良が生じや すいなどの課題がある。

[0007] そこで、本発明は上記問題点を解決すべく なされたものであり、その目的とするところは、不良品 の混入がなく、以後の半導体装置製造工程を歩留りよく 行えるテープキャリア半導体装置用パッケージ、製品の 取り数を多くでき、コストの低減化が図れるテープキャ リア半導体装置用パッケージの製造方法、および反りの 40 発生等を極力防止できる半導体装置の製造方法を提供す るにある。

[0008]

【課題を解決するための手段】本発明は上記目的を達成 するため次の構成を備える。すなわち、本発明に係るテ ープキャリア半導体装置用パッケージは、樹脂製のリジ ッドパネルにチップ搭載部および配線パターンが形成さ れ、個片に切断された単位配線板の良品のみの単位配線 板が、所定のピッチをもって一列に、接着剤を介して耐 している。

【0009】さらに本発明に係るテープキャリア半導体 装置用パッケージは、所要の切断代だけの間隔があけら れて、チップ搭載部および所要の配線パターンを有する 単位配線板が密なレイアウトをもって多数個作り込まれ た樹脂製のリジッドパネルから、各単位配線板が個片に 切断され、該個片に切断された単位配線板のうちの良品 のみの単位配線板が、所定のピッチをもって一列に、接 着剤を介して耐熱性のテープで両便縁部を連結されてい ることを特徴としている。

【0010】上記各テープキャリア半導体装置用パッケ ージにおいて、テープに所定のピッチで位置決め孔を開 口すると好意である。また、前記単位配線板を、チップ 搭載部と所要の配線パターンが形成されると共に、外部 接続用のはんだポールが接続される端子が形成されたポ ールグリッドアレイタイプの単位配線板に形成すること ができる。

【0011】さらに本発明に係るテープキャリア半導体 装置用パッケージの製造方法では、樹脂製のリジッドパ 留りが低下し、コスト高となる課題があった。一方、3 20 ネルに所要の切断代だけの問隔をあけてチップ搭載部お よび所要の配線パターンを有する単位配線板を密なレイ アウトをもって多数個作り込む工程と、該リジッドパネ ルから、各単位配線板を個片に切断する工程と、個片に 切断された単位配線板の検査をし、良品のみの単位配線 板を選抜する工程と、選抜された良品の単位配線板を所 定のピッチをもって一列に両側縁部を接着剤を介して耐 熱性を有するテープで連結する工程とを含むことを特徴 としている。

> [0012] またさらに本発明に係る半導体装置の製造 方法では、樹脂製のリジッドパネルにチップ搭載部およ び配線パターンが形成され、個片に切断された単位配線 板の良品のみの単位配線板が、所定のピッチをもって一 列に、接着剤を介して耐熱性のテープで両側縁部を連結 され、かつ該テープに所定のピッチで位置決め孔が開口 されたテープキャリア半導体装置用パッケージを用い、 次の工程により半導体装置を形成することを特徴として いる.

(A) テープキャリア半導体装置用パッケージを前記位 置決め孔を用いて送り込む工程、(B) 送りこまれたテ ープキャリア半導体装置用パッケージの各単位配線板の チップ搭載部にチップを固定する工程、(C) チップ搭 載部に固定されたチップと配線パターンとを電気的に接 続する工程、(D)チップを樹脂封止する工程。また、 ボールグリッドアレイタイプの単位配線板の場合には、 さらに、(E)嫡子にはんだポールを接続する工程、 (F) 樹脂封止され、かつはんだボールが接続された半 導体装置を倒々に分離する工程を行う。 [0 0 1 3]

【作用】本発明に係るテープキャリア半導体装置用パッ 熱性のテープで両側縁部を連結されていることを特徴と 50 ケージによれば、不良品の混入がなく、以後の半導体装

置製造工程を歩きるよく行える。また本発明に係るテー プキャリア半導体装に用パッケージの製造方法では、リ ジッドパネルに切断代のみの間隔をおいて密に単位配線 板をレイアウトして作り込み、これを個片に切断してテ ープで連結するものであるから、取り数を従来のストリ ップ方式に比して格段に多くでき、製造コストの大幅な 低減が可能となる。また、本発明の半導体装骨の製造方 法では、上記テープキャリア半導体装置用パッケージを 用いることによって、連続した一貫生産も可能となると 共に、途中で不良品が発生しても、テープを切断して取 10 り除くこともでき、不良品に対する以後の無駄な工程を 省くことができ、さらには、単位配線板が個片に分離さ れてテープで連結されているから、1つの単位配線板あ るいは半導体装置に係る歪みが他の単位配線板あるいは 半導体装置に及ぶのを防止でき、半導体装置の反り等の 不具合を解消でき、特にボールグリッドアレイタイプの 半導体装置の実装不良を解消できる。 [0014]

【実施門 以下、 本発明の好過次実施例を無付図面に基 切いて鮮風に限明する。図 1 はデーブキャリア半線体盤 20 個用パッケージ2 8 の平面風、図 2 はその機断回版であ る。3 0 は単位配線板であり、 房裏がきの機能回収 シッドパネル上に中央にチップ搭載部3 2 が形成され、 チップ搭載部3 2 の周囲に、チップ搭載部3 2 に搭載さ れるチップとワイヤ帯により電気的に接続される配線パ ター20 4 が形成されている。チップ搭載部3 2 は以ジ ッドパネルが露出して、リジッドパネル上に直接接着刺 を介してチップを整轄するようにしてもよいが、医示の 例ではチップの放機性を高めるため、またチップの接触 報位を基務するため、配端パターン3 4 中の接地リード 30 に接続されるダイバッドが現成されている。

[0015] リジッドパネルの画面側にも販売しないが 所変のパターンで駆射ケーンが形成され、銀配線パタ ーンの先端には後工程ではんだポールが固定される精子 がマトリクス状のパターンで形成されている。リジッド パネル支援の低端パターンは2のスカーボー、(超示 せず)に形成したスルーボールかっき取損 (銀示せず) によって接続されている。なお、キャビティダウン型の 半導体整度用パッケージの場合には、チップ落差密3 2. 距離パターン34、備子は全てリジッドパネルの同 む 即能に耐害がある。

[0016] 37はポリイミド、アルミニウム格等の耐動性を寄するテープであり、片面に核着剤38が整地されている。前部単低配線板30は関示の如ベー列に貯定のビッチ(ダイ付け工程、ワイマボンディング工程、樹間対止工概等の後処理工程での送りピッチ)をもって配置され、この一列に配置された単位配線板30両間酸能に表表から前記テープ37が整常剤38により貼り合わせられ、これにより単位配線板30が所定のビッチをもって一列に連続されている、表裏のテープ37は前記 の

した検工程で障害とならない単位配線板で: の参縮を表 薬から挟み込むようにし、また単位配線板2:0つ無容よ り外方に貼るテープ3 7 はテープ3 1 ではテープルモで終守るように している。このテープ同士が接着されて1、予認と参利 して該部はに検知第工場に単位配線板30を野変のピッ 子で送り込んだり、位置決めするための位置状め孔40 が破けられている。

【0017】図3、図4はテープキャリア半導体装置用 パッケージ28の他の実施例を示す。図3に示す実施例 では、一列に配置した単位配線板30の下面両側縁部の 片側のみを接着剤38付きのテープ37で固定して連結 している。この場合にも単位配線板30の外方の部位の テープ37に位置決め孔40を設けている。図4に示す 実施例では、一列に配置した単位配線板30の上面両側 縁部の片側のみを接着剤38付きのテープ37で固定し て連結している。この場合にも単位配線板30の外方の 部位のテープ37に位置決め孔40を設けている。図 3、図4に示す実施例において、単位配線板30が接着 されている部位以外のテープ37に接着刺38が露出す る。該部位には接着剤が露出しないことが好ましいの で、接着剤38が付いていないテープ37を用い、単位 配線板30の側線部に接着剤を付けてテープ37上に貼 りつけるようにするとよい (図示せず)。 なお、上記各 実施例において、位置決め孔40は必ずしも設けなくと もよく、この場合後処理工程でのテープキャリア半道体 装置用パッケージ28の送り込みは、例えばローラなど を用いて行うことができる。。

[0018] 図51ピープキャリア半導体装置用パッケージ28の製造工程のうち、リジッドパルト10への単よ 全体に模扱30を作り込むレイブウト図を示す。医学などに 単位配接収30を開係する単位配接収30を開係する単位配接収30を開係する単位配接収30を関係したがって単位配接収30をリジッドに活動では10世紀では30を要集り込んだリシッド配達板を到所代かに始つでダイシング、金型、NCD・ター等の制度で単位定接収30を倒片で切り配す。大に個片に切り開始に接合で発売を開催で単位配接収30の全代いて電気試験(機械試験、ショート試動)を行い、点色を浸透さり、

【0019】上記のようにして選牧した皇島のみの単位 配練 30年 定のビリデで所定の治真(図示甘す)上 に一列に配置し、単位配線を30回側線線部と上下から (あるいは片根から)接着割38付きのテープ37で貼 り合わせる。デーグ37にはあらかじめ前配位置状める。 40を関ロしたものを用いてもよいが、単位配線後30 を上記のように連結した後、基準孔を中心に連接送りして がお5所をの位置な位置状砂点 40を関ロするようにす ると、位置制度と上下のテープ37に買通孔をおける ことができる。接续に必要に応じて、接管第38を乾燥 表を機工程を持つてデープキャリア半線を練用パッ ケージ28に完成される。

【0020】本実施例では、330×330 mmのリジット パネル10上に30×27mmの従来と同じ大きさの単位配 線板30を切断代hを3mmに設定してレイアウトした 場合に、90個の単位配線板30を得ることができ、従 来に比し約44%増の取り数にすることができた。また 切断代を1mmに設定した場合には、1パネル当たり1 10個の単位配線板30を得ることができ、従来に比し 約72%増もの取り数にすることができ、コストを大幅 に低減できた。

【0021】テープキャリア半等体装置用パッケージ2 8は、図6に示すように巻き芯42が多角形に形成され たリール44に巻き取って、ユウザーに供給してもよい し、図7に示すように、マガジン46内にジグザグ状に 折り畳むようにして収納して供給するようにしてもよ い。あるいは、ユウザーのニーズにより、単位配線板3 0 が所定の複数個連なった短冊状のもので供給するよう にしてもよい.

【0022】図8は上記テープキャリア半導体装置用パ ッケージ28を用いて半導体装置を製造する工程例を示 20 カード、メモリーカード)用ブリント記録板、ページャ す。まず、テープキャリア半導体装置用パッケージ28 をリール44あるいはマガジン46から所定の個数ずつ 間欠的に以後の各処理装置に位置決め孔40を用い位置 決めして送り込む。第1工程では、チップ搭載部32に チップを接着剤等によって固定するダイボンディングエ 程が行われる。第2工程では接着剤を乾燥する乾燥工程 が行われ、さらにチップと配線パターン34との間のワ イヤボンディングが行われる。

【0023】次いで、トランスファー成形機等でチップ の樹脂封止が行われる(片面)。あるいはレジンをボッ 30 ティングしてチップを封じるようにしてもよい。この場 合にはポッティング樹脂の乾燥が次工程で行われる。次 にはんだポールが所定配置で収納された治具(図示せ ず)が、各単位配線板30の裏面側にはんだボールが単 位配線板30の裏面側の端子に当接するようあてがわ れ、そのまま炉中を通されてはんだのリフローが行わ れ、はんだボールが各端子上に付着される。このはんだ リフロー時の炉内温度は約230℃程度であるが、テー プ37、接着剤38はこの温度に耐えられる耐熱性のあ るものが選択される。最後にテープ37を除去して図9 に示す半導体装置48に完成される。なおテープ37は 半導体装置48の外縁に沿って金型で連続的に切断して もよい。この場合半導体装置48上にテープ37が残っ てもよい。またテープ37の切断線に沿ってミシン目を 入れておいたり(図示せず)、あるいはテープ37の切 断線上にノッチ(図示せず)を入れておくことにより、 切断金型を用いずにテープ37を切断することもでき る。なお、上記各工程の途中で不良品(例えば樹脂封止 欠陥) が生じた場合には、その段階でテープ37を切断

どで接続して、引き続き各工程を行うことができる。

[0024] 図9に示すように、単位配線板30はあら かじめ個片に分離されているので、単位配線板30の片 面側を封止樹脂50によって封止した場合に、封止樹脂・ の熱収縮によってやはり多少の反りが見られるが、裏面 側のはんだボールを付着させることによって反りはほと んど解消される。この点従来の場合は、図10に示すよ うに、複数の単位配線板がリジッドパネル上に連なって いるので、樹脂封止した場合に、封止樹脂の収縮力がリ 10 ジッドパネルを介してお互いに隣接する半導体装置にま で及び、特に中央側の半導体装置の反りが大きくなって ボンディングワイヤの剥がれ、切れ等の前述した不具合 が生じていたものである。

[0025] 上記実施例では、ボールグリッドアレイタ イブのテープキャリア半導体装置用バッケージ、半導体 装置の例で示したが、これに限定されないことはもちろ んであり、樹脂製のリジッドパネル上にチップ搭載部、 配線パターンを有する単位配線板を作り込む全ての電子 部品に適応できる。例えば、PCMCIAカード(IC

一用プリント配線板、セルラーフォーン用プリント配線 板等に好適に適用できる。また、各単位配線板30に搭 載するチップは1つに限られず、チップ搭載部が複数有 り、またそれに伴って配線パターンが形成されたマルチ チップモジュール基板(MCM基板)も本発明に包含さ れるものである。さらには、リジッドパネルを多層に形 成した多層の半導体装置用パッケージにも適用できるこ とはもちろんである。

【0026】以上本発明につき好適な実施例を挙げて機 々説明したが、本発明はこの実施例に限定されるもので はなく、発明の精神を逸脱しない範囲内で多くの改変を 施し得るのはもちろんである。 [0027]

[発明の効果] 本発明に係るテープキャリア半導体装置 用パッケージによれば、不良品の混入がなく、以後の半 導体装置製造工程を歩留りよく行える。また本発明に係 るテープキャリア半導体装置用パッケージの製造方法で は、リジッドパネルに切断代のみの関係をおいて密に単 位配線板をレイアウトして作り込み、これを個片に切断 してテープで連結するものであるから、取り数を従来の ストリップ方式に比して格段に多くでき、製造コストの 大幅な低減が可能となる。また、本発明の半導体装置の 製造方法では、上記テープキャリア半導体装置用パッケ ージを用いることによって、連続した一貫生産も可能と なると共に、途中で不良品が発生しても、テープを切断 して取り除くことができ、不良品に対する以後の無駄な 工程を含くことができ、さらには、単位配線板が個片に 分離されてテープで連結されているから、1つの単位配 線板あるいは半導体装置に係る歪みが他の単位配線板あ して不良品を取り除き、再度テープ37を瞬間接着剤な 50 るいは半導体装置に及ぶのを防止でき、半導体装置の反

5.

り等の不具合を解消でき、特にボールグリッドアレイタ イブの半導体装置のはんだボールを一平面内に位置させ ることができるので実装不良を解消できる。またさらに は、従来レール部等の不要部が産業廃棄物として多く生 じたが、本発明ではこれら産業廃棄物を可及的に少なく できる.

【図面の簡単な説明】

【図1】テープキャリア半導体装置用パッケージの平面 図である。

【図2】図1のテープキャリア半導体装置用パッケージ 10 の横断面図である。

【図3】テープキャリア半導体装置用パッケージの他の 実施例を示す機断面図である。

【図4】テープキャリア半導体装置用パッケージのさら に他の実施例を示す横断面図である。

【図5】リジッドパネルへの単位配線板のレイアウトを

示す説明図である。 【図6】テープキャリア半導体装置用パッケージをリー

ルに巻回した説明図である。 【図7】テープキャリア半導体装置用パッケージをマガ 20

ジン内にジグザグ状に収納した状態を示す説明図であ

10 【図8】半導体装置の製造工程の一側を示す工程図であ

【図9】半導体装置の説明図である。

【図10】 従来の半導体装置の反りの状況を示す説明図 である。

【図11】従来のリジッドプリント配線板からなる半導 体装置用パッケージのリジットパネル上へのレイアウト を示す説明図である。

【符号の説明】

28 テープキャリア半導体装置用パッケージ

30 単位配線板

32 チップ搭載部

3.4 配線パターン

37 テープ 38 接着割


40 位置決め孔


42 巻き芯

44 U-N

46 マガジン 48 半線体装置


[231] [図2] [図9] [图4] [図6] 【数71 [図3] [図10]





NICEORE IN





フロントページの続き

(72)発明者 加藤 洋二 長野県茅野市塚原 1-8-37 株式会社イ ースタン内

254

This English translation is produced by machine translation and may contain errors. The JPO, the NCIPI, and those who drafted this document in the oxiginal language are not responsible for the result of the translation.

Notes:

1. Untranslatable words are replaced with asterisks (****).

2. Texts in the figures are not translated and shown as it is.

Translated: 23:32:24 JST 09/21/2006 Dictionary: Last updated 08/25/2006 / Priority:

FULL CONTENTS

[Claim(s)]

[Claim 1] A chip loading part and a circuit pattern are formed in the RIJIDDO panel made of resin. The package for tape career semiconductor devices characterized by for the unit patchboard of only the excellent article of the unit patchboard cut by the piece of ** having a predetermined pitch, and connecting the edges-on-bothsides part with one row on the heat-resistant tape through adhesives.

[Claim 2] [panel / by which many unit patchboards which the interval of only a necessary cutting margin is opened and have a chip loading part and a necessary circuit pattern were made with the dense layout / made of resin / RIJIDDO] The package for tape career semiconductor devices characterized by for the unit patchboard of only the excellent article of the unit patchboards with which each unit patchboard was cut by the piece of ** and was cut by this piece of ** having a predetermined pitch, and connecting the edges-on-both-sides part wit one row on the heat-resistant tape through adhesives.

[Claim 3] The package for tape career semiconductor devices according to claim 1 or 2 characterized by carrying out the opening of the tooling holes to said tape in the predetermined pitch.

[Claim 4] The package for tape career semiconductor devices according to claim 1, 2, or 3 characterized by said unit patchboard being a unit patchboard of the ball grid array type with which the terminal to which the solder by for external connection is connected was formed while a chip loading part and a necessary circuit pattern are formed.

[Claim 5] The process which makes many unit patchboards which open the interval of only a necessary cutting margin in the RIJIDDO panel made of resin, and have a chip loading part and a necessary circuit pattern with a dense layout, The process which cuts each unit patchboard from this RIJIDDO panel to the piece of **, and the process which inspects the unit patchboard cut by the piece of **, and selects the unit patchboard of only an excellent article. The manufacture method of the package for tape career semiconductor devices characterized by including the process which connects the unit patchboard of the selected excellent article on the tape which has heat resistance for a edges-on-both-sides part through adhesives with a predetermined pitch in one row. [Claim 6] A chip loading part and a circuit pattern are formed in the RIJIDDO panel made of resin. The unit patchboard of only the excellent article of the unit patchboard cut by the piece of ** has a predetermined pitch. and it [one row] The manufacture method of the semiconductor device characterized by forming a semiconductor device according to the following process using the package for tape career semiconductor devices with which the edges-on-both-sides part was connected on the heat-resistant tape and, the opening of the tooling holes was carried out [package] to this tape in the predetermined pitch through adhesives. (A) The process which sends in the package for tape career semiconductor devices using said tooling holes. (B) The process which fixes a chip to the chip loading part of each unit patchboard of the sent-in package for tape

a circuit pattern, the process which carries out the plastic molding of the (D) chip, [Claim 7] The terminal by which a chip loading part, a circuit pattern, and the solder ball for external connection are connected to the RIJIDDO panel made of resin is formed. The unit patchboard of only the excellent article of the unit patchboard cut by the piece of ** has a predetermined pitch, and it [one row] The manufacture method of the semiconductor device characterized by forming a semiconductor device according to the following process using the package for tape career semiconductor devices with which the edges-on-both-sides part was

career semiconductor devices, the process which connects electrically the chip fixed to (C) chip loading part, and

connected on the heat-resistant tape and, the opening of the tooling holes was carried out [package] to this tape in the predetermined pitch through adhesives.

(A) The process which sends in the package for tape career semiconductor devices using said tooling holes, (B) The process which fixes a chip to the chip loading part of each unit patchboard of the sent-in package for tape career semiconductor devices, (C) The process which separates separately the semiconductor device to which the process which connects electrically the chip fixed to the chip loading part and a circuit pattern, the process

which carries out the plastic molding of the (D) chip, and the process which connects a solder ball to said terminal and (E) (F) plastic molding were carried out, and the solder ball was connected.

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention is used for the package for tape career semiconductor devices, especially ball grid array type, and relates to the suitable package for tape career semiconductor devices, its manufacture method, and the manufacture method of a semiconductor device.

Description of the Prior Art] [the package for semiconductor devices which consists of a rigid printed board] As shown in drawing 11, the chip loading part 12 and the unit patchboard 16 (package for unit semiconductor devices) which has the necessary circuit pattern 14 are formed in the RIJIDDO panel 10 made of resin with a predetermined layout. It cuts on the strip frame 18 of the shape of a strip of paper with which this was united with the user's needs, for example, three unit patchboards 16 were connected like illustration, and a user is supplied. Position to each processing unit on the basis of the tooling holes 20 which have formed the strip fram 18 which came to hand beforehand in the user side, and each unit patchboard 16 is sent in one by one. Chip attachment (die bonding), wire bonding, the plastic moding of a chip, etc. are performed, and he carries out cutting separation, and is trying to manufacture each semiconductor device.

Problem to be solved by the invention] When [by the way,] forming in the shape of strip frame 18 like before While connecting two or more unit patchboards 16 (package for unit semiconductor devices). The frame part 22 which the above-mentioned tooling holes 20 are formed is needed for the circumference of the unit patchboard 16 by fixed width. Moreover, also between the adjoining unit patchboards 16, the predetermined intervals m also including the cutting mergin which finally carries out cutting separation at each semiconductor device according to the amount of sending in each processing unit, such as Di attachment equipment, wire bonding equipment, an epiastic moiding equipment, are required. Furthermore, it is necessary to secure the cutting margin n at the time outling on a frame at least also between the adjoining strip frames 18.

[0004] For this reason, in the former, when [above-mentioned] it became the end products so to speak, area which becomes useless, such as portions of the frame part 22 and an interval m and a cutting margin n, became large, there was a limit also in the layout which increases the number of **, and the technical problem that the number of ** of the product per 1 RIJIDDO panel decreased occurred. Although based also on the size of the unit patchboard 16 For example, when the strip frame 18 of the 96x40mm angle by which three unit patchboards 16 have been arranged was obtained from per RIJIDDO panel of the 330 x330 mm angle shown in drawing 11, only the strip frame 18 of 21 sheets, therefore 63 unit patchboards 16 were obtained.

[0005] Furthermore, [that inferior goods mix on manufacture technology] although not avoided for example, when there are at least one inferior goods among the unit patchboards 16 in the case of the strip frame 18 of three unit patchboards 16 inferior-goods treatment of the strip frame 18 whole was carried out, inferior-goods treatment will be carried out, the yield fell, and the unit patchboard 16 of other two excellent articles also had a technical problem used as a cost overrun. On the other hand, even if it is the case where mixing of one inferior goods is allowed among three unit patchboards 16, there is a problem it becomes troublesome by the YUUZA sid discharging of inferior goods shortly.

[0006] Moreover, when a chip is carried in the unit patchboard 16 and it carries out the plastic molding of this chip, closure resin is considered what is called as one side closure of only the side in which the chip was carried in many cases, but in this one side closure, the technical problem that curvature arises in a semiconductor device by the heat contraction of closure resin occurs. Although curvature becomes large especially at the semiconductor device by the side of the center of the strip frame 18 When curvature arises, since there is fault which peeling of a bonding wire and a piece produce or there is no solder ball on 1 plane in particular, in the case of a ball grid array type semiconductor device, technical problems — it is easy to produce poor mounting — occur.

[0007] [then, the place which this invention is made that the above-mentioned problem should be solved, and is made into the purpose] The package for tape career semiconductor devices which there is no mixing of inferior goods and can perform future semiconductor device manufacturing processes with the sufficient yield. The number of picking of a product is increased and it is in offering the manufacture method of the semiconductor device which can prevent the manufacture method of the package for tape career semiconductor devices which can attain reduction-ization of cost generating of curvature, etc. as much as possible.

[0008] -

[Means for solving problem] This invention is equipped with the next composition in order to attain the above-mentioned purpose. [namely, the package for tape career semiconductor devices concerning this invention] characterized by forming a chip loading part and a circuit pattern in the RIUIDDO panel made of resin, and for tunit patchboard of only the excellent article of the unit patchboard cut by the piece of ** having a predeterministic and connecting the edges-on-both-sides part with one row on the heat-resistant tape through adhesive [0003] [furthermore, the package for tape career semiconductor devices concerning this invention] [panel / which many unit patchboards which the interval of only a necessary cutting margin is opened and have a chip loading part and a necessary circuit pattern were made with the dense layout / made of resin / RIUIDDO]. The unit patchboard of only the excellent article of the unit patchboards which each unit patchboard was cut by the piece of **, and were cut by this piece of ** is characterized by having a predetermined pitch and connecting teges-on-both-sides part with one row on the heat-resistant tape through adhesives.

[0010] In each above-mentioned package for tape career semiconductor devices, if the opening of the tooling holes is carried out to a tape in a pradetermined pitch, it is suitable. Moreover, said unit patchiboard can be formed in the unit patchiboard of the ball grid array type with which the terminal to which the solde ball for external connection is connected was formed while a chip loading part and a necessary circuit pattern are formed.

[0011] furthermore, [the manufacture method of the package for tape career semiconductor devices concernir this invention] The process which makes many unit patchboards which open the interval of only a necessary cutting margin in the RNIDIDD penel made of resin, and have a chip loading part and a necessary circuit pattern with a dense layout. The process which cuts each unit patchboard from this RNIDIDD panel to the piece of **, and the process which inspects the unit patchboard cut by the piece of **, and selects the unit patchboard of only an excellent article, it is characterized by including the process which connects the unit patchboard of the selected excellent article on the tape which has heat resistance for a edges-on-both-sides part through adhesives with a predetermined pitch in one row.

[0012] furthermore, [the manufacture method of the semiconductor device concerning this invention] A chip loading part and a circuit pattern are formed in the RUIDDO panel made of resin. The unit patchboard of only it is excellent article of the unit patchboard cut by the piece of ** has a predetermined pitch, and it [on erow] It is characterized by forming a semiconductor device according to the following process using the package for tape career semiconductor devices by which the edges-on-both-sides part was connected on the heat-resistant tap and the opening was carried out for tooling holes to this tape in the predetermined pitch through adhesives.

(A) The process which sends in the package for tape career semiconductor devices using said tooling holes, for tape career semiconductor devices, the process which connects electrically the chip fixed to (0) chip loading part, are circuit pattern, the process which carries out the plastic modding of the (D) chip. Moreover, in the case of a ba grid array type unit patchboard, the process which separates separately the semiconductor device to which the process which connects a solder ball to the (E) terminal, and (F) plastic molding were further carried out, and the solder ball was connected is performed.

[0013]

[Function] According to the package for tape career semiconductor devices concerning this invention, there is n mixing of inferior goods and future semiconductor device manufacturing processes can be performed with the sufficient yield, moreover, [the manufacture method of the package for tape career semiconductor devices concerning this invention] since set the Interval of only a cutting margin on a RIJIDDO panel, and arrange a unit patchboard, it is made densely, this is cut to the piece of ** and it connects on a tape, the number of picking is markedly boiled as compared with the conventional strip method, and is increased, and sharp reduction of manufacture cost is attained. Moreover, while the integrated production which continued by using the above-mentioned package for tape career semiconductor devices by the manufacture method of the semiconductor devices of this invention also becomes possible Even if inferior goods occur on the way, can also cut and remove tape, can skip the useless process after receiving inferior goods, and further it can prevent that distortion concerning one unit patchboard or a semiconductor device attains to other unit patchboards or insemiconductor devices since it separates into the piece of ** and the unit patchboard is connected on the tape. Faults, such as curvature of a semiconductor device, can be canceled and poor mounting of a ball grid array type semiconductor device as the canceled especially.

[0014]

[Working example] The suitable example of this invention is hereafter explained in detail based on an accompanying drawing. Drawing 1 is the top view of the package 28 for tape career semiconductor devices, and drawing 2 is the transverse cross section. 30 is a unit patchboard, the chip loading part 32 is formed in the cente on the RIJIDDO panel made of resin of a necessary size, and the circuit pattern 34 electrically connected with the chip carried in the chip loading part 32 by the wire etc. is formed. Although RIJIDDO panel exposes the chip loading part 32 and you may make it carry a chip through direct adhesives on RIJIDDO panel, in order to raise the heat dissipation nature of a chip in the example of illustration, Moreover, it order to secure the grounding potential of a chip, DAIPADDO connected to the grounding lead in the circuit pattern 34 is formed.

[0015] Although not illustrated to the back side of a RIJIDDO panel, either, a circuit pattern is formed by a necessary pattern, and the terminal with which a solder ball is fixed at a back process is formed at the tip of the circuit pattern by the matrix-like pattern. The circuit pattern of the RIJIDDO panel table reverse side is connected by the through hole plating coat (not shown) formed in the well-known through hole (not shown). In addition, in the case of the cavity down type package for semiconductor devices, all of the chip loading part 32 the circuit pattern 34, and a terminal are arranged at the same RIJIDDO panel side.

[0016] 37 is a tape which has the heat resistance of polyimide, aluminum foil, etc., and adhesives 38 are applied one side, a pitch (a Di attachment process—) predetermined [like / Illustration] in said upstehboard 30 one row it is arranged with the sending pitch in tail end processes, such as a wire bonding process and a plastic molding process. Said tape 37 is stuck on the edges-on-both-sides part of the unit patchboard 30 arranged at this one row by adhesives 38 from the front reverse side, and, thereby, the unit patchboard 30 connected with one row with the predetermined pitch. He is trying to paste up on tapes the tape 37 which it puts the edge of tunit patchboard 30 acting as [a process] an obstacle from the front reverse side after describing above the tap of the front reverse side, and appears in the method of outside [edge / of the unit patchboard 30]. Using ti part which these tapes have pasted up, the unit patchboard 30 is sent into a tail end process in a necessary pitch, or the tooling holes 40 for positioning are formed in this part.

[0017] Drawing 3 and drawing 4 show other examples of the package 28 for tape career semiconductor devices in the example shown in drawing 3, only one side of the undersurface edges—on-both-sides part of the unit patchboard 30 arranged to one row is fixed and connected on the tape 37 with adhesives 38. Also in this case, the tooling holes 40 are formed in the tape 37 of the part of a way outside the unit patchboard 30. In the example shown in drawing 4, only one side of the upper surface edges—on-both-sides part of the unit patchboard 30 arranged to one row is fixed and connected on the tape 37 with adhesives 38. Also in this case, the tooling hole 40 are formed in the tape 37 of the part of a way outside the unit patchboard 30. In the example shown in draw 3 and drawing 4, adhesives 38 are exposed to tapes 37 other than the part which the unit patchboard 30 has pasted up. Since it is desirable that adhesives are not exposed to this part, it is good to attach adhesives to the side edge part of the unit patchboard 30, and to make it stick on a tape 37 using the tape 37 to which adhesives 38 are not attached (not shown). In addition, it is not necessary to necessarily form the tooling holes 40, and the an perform sending of the package 28 for tape career semiconductor devices in a tail end process in each above—mentioned example, for example using a roller etc. in this case,

[0018] Drawing 5 shows the layout figure which makes the unit patchboard 30 to the RIJIDDO panel 10 among the manufacturing processes of the package 28 for tape career semiconductor devices. Like illustration, it arranges densely so that the interval of a cutting margin h may open between the unit patchboard 30 which adjoin the unit patchboard 30, and according to a well-known technique, the unit patchboard 30 is made from the example on the RIJIDDO panel 10. Along with a cutting margin h, the unit patchboard 30 is separated for the RIJIDDO patchboard within made many unit patchboards 30 as mentioned above to the piece of ** with cutting machines, such as dicing, a metallic mold, and NC router. Next, an electric examination (a continuity test, short examination) is done about all the unit patchboards 30 separated to the piece of **, and an excellent article is selected.

[0019] the unit patchboard 30 of only the excellent article selected as mentioned above is arranged on a predetermined ** implement (not shown) in a fixed pitch at one row, and the edges-on-both-sides part of the unit patchboard 30 is stuck on the tape 37 with adhesives 38 from one side or — from the upper and lower side if it is made to carry out the opening of the tooling holes 40 to a predetermined position a center [a standard hole] while [continuation sending] after connecting the unit patchboard 30 as metrioned above although what carried out the opening of said tooling holes 40 beforehand may be used for a tape 37 A penetration hole can be opened in the up-and-down tape 37 with sufficient accuracy of position. Finally the dryness process which dries adhesives 38 is performed if needed, and the package 28 for tape career semiconductor devices is completed. [0020] In this example, when a cutting margin h was set as 3mm and the unit patchboard 30 of the size same on the rigid panel 10 of 330 x330 mm as the 30x27mm former was arranged, 90 unit patchboards 30 or the obtained, and it was able to compare with the former, and was able to be made the number of picking of the increase of about 44%. Moreover, when a cutting margin was set as Imm, 110 unit patchboards 30 per one panel could be obtained, and it was able to compare with the former, and oould be made the number of about 72%

increase thing picking, and cost has been reduced sharply.

[0021] The package 28 for tape career semiconductor devices is rolled as shown in drawing 6, the heart 42 ma roll it round to the real 44 formed in the polygon, and may supply it to a user, as it folds up in the shape of zigzz it stores, and you may make it supply it in a magazine 46, as shown in drawing 7. Or the unit patchboard 30 is t thing of the shape of a predetermined strip of paper which stood in a row, and you may make it supply accordin to a user's needs.

[0022] Drawing 8 shows the example of a process which manufactures a semiconductor device using the above mentioned package 28 for tape career semiconductor devices. first, the package 28 for tape career semiconductor devices — every [predetermined from a real 44 or a magazine 46 / the number] — the tooling holes 40 are intermittently used, positioned and sent into each future processing unit. At the 1st process, the die-bonding process which fixes a chip to the chip loading part 32 with adhesives etc. is performed. At the 2nd process, the dryness process which dries adhesives is performed and wire bonding between a chip and the circu extern 34 is performed further.

[0023] Subsequently, the plastic molding of a chip is performed by the transfer-molding machine etc. (one side).

Or resin and you may make it stop a chip. In this case, dryness of POTTINGU resin is performed at the followin, process, Next, the ** implement (not shown) with which the solder ball was stored by predetermined arrangeme is assigned so that a solder ball may contact the terminal by the side of the back of the unit patchboard 30 at the back side of each unit patchboard 30, it lets the inside of a furnace pass as it is, the reflow of solder is performed, and it adheres to a solder ball on each torminal. Although the degree of furnace temperature at the time of this solder reflow is about 230 degrees C, the existing thing of the heat resistance to which a tape 37 are the adhesives 33 can bear this temperature is chosen. The semiconductor device 48 which finally removes a tap 47 and is shown in drawing 9 is completed. In addition, you may cut a tape 37 continuously by a metallic mold along the rim of the semiconductor device 48. In this case, a tape 37 may remain on the semiconductor device 4. Moreover, a tape 37 can also be cut by putting in perforations or putting in the notch (not shown) along with the line of cutting plane of a tape 37, on (it not illustrating) or the line of cutting plane of a tape 37, without using a cutting metallic mold. In addition, when inferior goods (for example, plastic molding defect) arise in the middle of each above—mentioned process, a tape 37 can be cut in the stage, inferior goods can be removed, a tape 37 car be sagin compacted with a quick-driving sque etc., and each process can be performed succeedingly.

[0024] [since the unit patchboard 30 is beforehand divided into the piece of ** as shown in drawing 9, when th one side side of the unit patchboard 30 is closed with closure resin 50, some curvature is too seen by the heat contraction of closure resin, but] Most curvature is canceled by making the solder ball by the side of the back adhere. Since two or more unit patchboards stand in a row on the RUIDDO panel as shown in drawing 10 in this peint former When a plastic molding is carried out, the contractile force of closure resin attained to even the semiconductor device which adjoins mutually through a RUIDDO panel, especially, the curvature of the semiconductor device by the side of a center became large, and the fault mentioned [piece / peeling of a bonding wire, I above has a risee.

[0025] Although the example of the ball grid array type package for tape career semiconductor devices and the semiconductor device showed in the above-mentioned example Of course, it is not limited to this and can dapted for all the electronic parts which make the unit patchboard which has a chip loading part and a circuit pattern on the RIJIDDO panel made of resin. For example, it is suitably [for the printed wiring board for PCMCD cards (an IC card, memory card) the printed wiring board for pagers, the printed wiring board for cellular FON, etc.] applicable. Moreover, the chip carried in each unit patchboard 30 is not restricted to one, but, as for those with two or more, and the multi-orip module board (MCM board) in which the circuit pattern was formed in connection with it, a chip loading part is included by this invention. Furthermore, of course, a RIJIDDO panel is applicable also to the multilayer package for semiconductor devices formed in the multilayer.

[0026] Although the suitable example was given per this invention above and many things were explained, as for this invention, it is needless to say that many can be changed within limits which are not limited to this example and do not deviate from the soul of invention.

[0027]

[Effect of the Invention] According to the package for tape career semiconductor devices concerning this invention, there is no mixing of inferior goods and future semiconductor device manufacturing processes can be performed with the sufficient yield, moreover, [the manufacture method of the package for tape career semiconductor devices concerning this invention] since set the interval of only a cutting margin on a RIJIDDO panel, and arrange a unit patchboard, it is made densely, this is cut to the piece of **s and it connects on a tape, the number of picking is markedly boiled as compared with the conventional strip method, and is increased, and sharp reduction of manufacture cost is attained. Moreover, while the integrated production which continued by using the abover-mentional package for tape career semiconductor devices by the manufacture method of the

semiconductor device of this invention also becomes possible Even if inferior goods occur on the way, can cut apid remove a tape, can skip the useless process after receiving inferior goods, and further it can prevent that distortion concerning one unit patchboard or a semiconductor device attains to other unit patchboards or semiconductor devices since it separates into the piece of ** and the unit patchboard is connected on the tape faults, such as curvature of a semiconductor device and since the solder ball of a ball grid arrar type semiconductor device can be especially located in 1 plane, poor mounting is cancelable. Furthermore, although many unnecessary parts, such as a rail part, arose as industrial waste conventionally, in this Invention, these industrial waste can be lessened as much as possible.

[Brief Description of the Drawings]

[Drawing 1] It is the top view of the package for tape career semiconductor devices.

[Drawing 2] It is the transverse cross section of the package for tape career semiconductor devices of drawing

[Drawing 3] It is the transverse cross section showing other examples of the package for tape career semiconductor devices.

[Drawing 4] It is the transverse cross section showing the example of further others of the package for tape career semiconductor devices.

[Drawing 5] It is the explanatory view showing the layout of the unit patchboard to a RIJIDDO panel,

[Drawing 6] It is the explanatory view which wound the package for tape career semiconductor devices around the reel.

[Drawing 7] It is the explanatory view showing the state where the package for tape career semiconductor devices was stored in the shape of zigzag in the magazine.

[Drawing 8] It is the flowchart showing an example of the manufacturing process of a semiconductor device.

[Drawing 9] It is the explanatory view of a semiconductor device.

[Drawing 10] It is the explanatory view showing the situation of the curvature of the conventional semiconducto device.

[Drawing 11] It is the explanatory view showing the layout of a up to [the rigid panel of the package for semiconductor devices which consists of the conventional rigid printed board]. [Explanations of letters or numerals]

had the second to discretical and testing the form of the had not at the first the first own or or in

28 Package for Tape Career Semiconductor Devices

30 Unit Patchboard

32 Chip Loading Part

34 Circuit Pattern

37 Tape

38 Adhesives

40 Tooling Holes


42 Volume Heart


44 Reel


46 Magazine


48 Semiconductor Device

[Drawing 1]












[Drawing 7]




[Drawing 9]

[Drawing 10]





[Drawing 11]



[Translation done.]

0.00 - 1.00 m. 11.00 m. 1.00 m